[엔지닉] 반도체 8대공정 빡공스터디 2일차, 반도체 기본소자

안녕하세요, 동동이입니다😊

이번 엔지닉 반도체 스터디 2일차는 반도체 기본 소자 파트로, PN 접합 다이오드, MOSFET를 주로 다루네요.

2일차 내용을 간략하게 정리해볼게요.

2일차 인증

2일차 인증

PN 접합 다이오드

P형 반도체와 N형 반도체를 서로 접합한 구조이며, 한쪽 방향으로만 전류가 흘러 정류기로 사용됨.
- 평형상태 : 공핍층 형성, 도너와 억셉터 이온에 의한 공간 전하 생성, 전계 발생 → 내부 전위가 발생
- 비평형상태 : 순방향 전압상태 / 역방향 전압상태
순방향 전압상태 : P쪽에 양의 전압 → 공핍층 감소 / 내부 전위 감소 → 전류가 잘 흐름
역방향 전압상태 : P쪽에 음의 전압 → 공핍층 증가 / 내부 전위 증가 → 전류 흐름 없음

MOSFET 구조 및 종류

MOSFET : Metal Oxide Semiconductor Field Effect Transistor / 금속 산화물 반도체 전계 효과 트랜지스터
Gate, Source, Drain, Substrate 4단자 소자로 이루어짐
Si 기판이며, Source와 Drain은 서로 반대 Type으로 도핑됨.
Source와 Drain은 저 저항 특성을 위해 고 농도로 도핑함.
- P형 기판 - n+형 Source, Drain → NMOSFET
- N형 기판 : p+형 Source, Drain → PMOSFET

MOSFET의 기능

- 스위치 및 증폭기 기능을 함
\( V_G \leq V_{th} \) 일 때는 채널 형성 X, 전류가 흐르지 않음
\( V_G \geq  V_{th} \) 일 때는 채널이 형성, 전류가 흐름

NMOSFET 기준,
\( V_{GS} > V_{th} , V_s = 0, V_{ds}>0, V_{BS}=0 \) 일 때 P-기판의 정공이 표면에서 밀려나 공핍층 형성 ( \(V_{GS} > 0 \), P-기판의 소수 캐리어인 전자 표면에 유기 → N형 반전층이 형성 → 채널이 형성 ( \(V_{GS} > V_{th} \) )

- 핀치 오프 현상 : \(V_{DS} = V_{GS} - V_{th} = V_{DSAT} \) 에서 드레인 인접 채널이 사라지는 현상임.
드레인 전압에 선형적으로 증가하던 드레인 전류 ( \(I_{DS} \) )의 증가분이 감소함.

- 포화 영역 : \(V_{DS} > V_{DSAT} \) 에서 핀치 오프 지점 소스 쪽으로 이동하여, \(\Delta L \) 만큼 채널이 끊기는 현상.

1. SRAM의 의미와 특징을 정리해보세요.
- SRAM : Static Random Access Memory
- 휘발성 메모리로, 메모리 중 가장 빠른 특징을 가짐.
- CPU가 빈번하게 사용하는 데이터를 저장함. (캐시 메모리)
- Cell 면적이 커, 낮은 용량을 가지며 높은 단가를 가짐.
- SRAM의 Cell은 6개의 트랜지스터로 구성되어 있는데, 두개의 CMOS 인버터가 서로 교차결합한 모습을 가짐. 
- 데이터 저장 래치 트랜지스터 (4개), WL(Word Line) 제어 접근 트랜지스터 (2개)로 이루어짐.
- 서로 상보적인 데이터 형태로 저장됨.

2. DRAM의 셀 구조에 대해서 설명해보세요.
- DRAM : Dynamic Random Access Memory, 휘발성 메모리로, 주기적으로 다시 쓰는 Refresh 동작이 필요함.
- DRAM의 Cell은 한 개의 nMOS 트랜지스터와 1개의 커패시터로 구성되어 있음.
- DRAM의 셀 구조는, 셀 트랜지스터(Cell Transistor), 셀 커패시터(Cell Capacitor)가 있으며, 셀 트랜지스터는 비트라인, 워드라인이 구성되어 있고, 셀 커패시터는 하부전극, 유전체, 상부전극으로 구성되어 있음